⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59-123318

⑤ Int. Cl.³
H 03 K 13/20

識別記号 101 庁内整理番号 7530--5 J ❸公開 昭和59年(1984)7月17日

発明の数 1 審査請求 未請求

(全 5 頁)

砂アナログーデイジタル変換回路

願 昭57—234449

②出 願 昭57(1982)12月28日

⑫発 明 者 久根正樹

②特

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

位出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

⑭代 理 人 弁理士 最上務

明 細 割

発明の名称

アナログーデイジタル変換回路

特許請求の範囲

入力電圧を積分して、その値に比例したディジタル値に変換する積分型アナログーディジタル変換回路において、積分回路に複数の積分抵抗、あるいは複数の積分コンデンサーにそれぞれ接続された選択切り換え手段を具備し、該入力電圧の大小に応じて、レンジ切り換えを行なうことを特徴とするアナログーディジタル変換回路。

発明の詳細な説明

本発明は、入力信号電圧値の大小に応じたレンジ切り換え機能を有するアナログーデイジタル変換回路(以下 A/D 変換回路と称する。)に関するものである。

二重積分型 A/D 変換回路は、基本的には、積分 別演算増幅器及び、積分抵抗と積分コンデンサー による構成であり、入力アナログ信号電圧の一定時間の積分(正積分期間「TI」と呼ぶ)を、その後、上記入力アナログ信号電圧とは逆極性の一定電圧を基準電圧源「VR」から供給し积分(逆積分期間「TIS」と呼ぶ)を順次行ない、積分回路出力電圧が一定値、すなわち積分回路の出力側に設けられた比較回路の比較電圧に達するまでの時間をカウントすることにより、入力アナログ信号電圧を、これに比例したディジタル値に変換するものである。

従来の入力信号電圧値の大小に応じたレンジ切り換え機能を有する二重積分型 A/D 変換回路の一般的構成例を第1 図に示す。

第1図において、1は A/D 変換回路のアナログ 入力端子、3は大規模集積回路の入力端子である。 また、6は入力切換をアナログスイッチ群、7は 基準電圧源、8は入力パッファーアンプである。 10は積分器用演算増幅器14の反転入力端子回 と入力パッファーアンプ8の出力端子9間に接続 された積分抵抗であり、12は比較器用演算増幅 器15の非反転入力端子(+)に一端が接続された積分コンデンサーである。

以上、入力パッファーアンプ、積分器用演算增幅器、比較器用演算增幅器、及び積分抵抗、積分コンデンサーにより A/D 変換回路を構成している。15は、積分回路の出力電圧と比較電圧(通常は接地電位とする)とを比較する比較器用演算増幅器で、その比較器用演算増幅器の出力は、制御論理回路16に接続されている。

入力切換をアナログスイッチ群 6 は、制御論理回路 1 6 で制御されるが、アナログスイッチ「 8 2 」,「 8 3 」に対して、アナログスイッチ「 8 2 」,「 5 3 」は、外部接続された、レンジ切換をの基準抵抗 2 (通常では約10メガオームが選ばれる。) を選択するレンジ切換をの分割抵抗 4 (レンジ切換をの番準抵抗の10分の1=約1メグオーム)を選択するスイッチであり、例をば入力電圧が小さい場合「 ダウンレンジと呼ぶ)には、アナログスイッチ で 8 1 」= 0 N ,「 8 2 」= 「 8 3 」= 0 F F となり、入力電圧を直接アナログーディジタル変換す

るが、入力電圧が増大すると、アナログスイッチ「S1」=OFF」「S2」=「S3」=ONとなって、レンジ切換えの基準抵抗と分割抵抗とで分割された入力電圧でアナログーデイジタル変換する方式となっている(アップレンジと呼ぶ)。また、アナログスイッチ「S4」、「S5」は、積分抵抗10の他端に、入力アナログ信号電圧と基準電圧源7とを選択するスイッチである。

第2図は、第1図の動作を示すタイミングチャートである。

まず、積分器用演算増幅器14の出力電圧が、 「H」レベルから「L」レベルになったとすると 比較器用演算増幅器15の出力は、「L」レベル から「H」レベルになり、入力切換えアナログス イッチ群16を制御して一定時間(正稅分期間「 TI」)積分される。との入力積分が終了すると、 入力アナログ信号とは逆極性の基準電圧が印加さ れ、積分器用演算増幅器の出力電圧= 比較電圧と なるまで積分される。との期間(逆積分期間「T なるまで積分される。との期間(逆積分期間「T

り表示する。

ところが実際には、第1図に示す様に、A/D変 換国路のアナログ入力端子から、入力パッフアア ンプ迄の経路には、入力切換えアナログスイッチ 群のオフ抵抗、大規模集積回路の静電気保護用ダ イォードのオフ抵抗、及びジャンクションリーク 等の微少リーク電流が存在し、入力信号の大小に よってはその値は10ピコアンペア(10×10)⁻¹² アンペア)以上となり、当然そのリーク電流は、 アナログ入力端子を短絡してもレンジ切換え用基 準抵抗を流れる為、そのレンジ切換を用基準抵抗 の両端に発生する電圧は、「リーク電流」と、「 レンジ切換え用基準抵抗(通常は高入力インピダ ンスとする為10メグオームとなる)」との積とな 30 °C (10×10^{-12}) × (10×10^{6}) (Volts) = 10^{-4} (Volts) となり、例えばこの A/D 変換回路の最小 分解能が 1 0 0 マイクロボルト (100 × 10⁻⁶ Volts) の計測器であった場合には、アナログ入力端子が 短絡状態でも、ゼロ点浮き上がり現象(入力電圧 Qでも表示値がQとならない)となってアナログ ーデイジタル変換表示値として現われ、計測精度に影響を与えている。上記レンジ切換えの基準抵抗及び分割抵抗をともに低減させれば、問題ないが、前記の様に実際には、アナログ入力端子からの入力インピダンスは、 傾ぼこのレンジ切換えの分割抵抗で決定される為回路の入力インピダンスが低下してしまい、計測器として好ましくない結果となる。

本発明は、上記に述べた欠点を除去したものであり、その目的とする所は、微少リーク電流が少ない。 etc.)かつ、微少リーク電流をほとんど無視でき、しかもレンジに無関係な高入力インを換回路を視れるととにある。入力アナログ信号はレンジレンジーグウンレンジに無関係に常にに変けるとにある。入力アナログに無関係に常にに変けるといるである。とにより、上記の目的を達成したものである。

第3図に本発明の方式を採用した、A/D変換回

路の一実施例を示す。

第3図に示すように、本発明の方式は、第1図 の回路構成とは異なり、入力パッファーアンプ8 の出力に、レンジ切り換え用アナログスイツチ「 S 8 」,「 B 9 」と、アップレンジ専用正積分抵 抗20を付加したものである。その為、従来の回 路におけるレンジ切り換えの為の入力切り換えて ナログスイッチと、外付のレンジ切り換えの基準 抵抗及びレンジ切り換えの分割抵抗は全く不要で、 アナログ入力端子の微少リーク電流による影響も 皆無となり、著しく計測精度の向上が計れるもの である。

本方式によると、ダウンレンジにおける積分抵 抗10と積分コンデンサー12に依る積分回路定 数は従来の方式と何ら違いはない。ところが、入 カアナログ電圧が増大し、制御論理回路22に依 り、アップレンジに入った場合には、積分期間「 T I Jにおいては、アップレンジ正積分専用アナ ログスイッチ(「S8」)をON状態とし、その アナログスイッチに直列接続された、アップレン

続されたアナログスイツチによる切り換え手段と してあつかったが、本発明はそれに限らず、2系 統を越えるレンジ切り換え、及び第5回,第6回 に示す様な回路方式でもまったく同様な効果が得 られるものである。

図面の簡単な説明

第1図は、従来のレンジ切り換え付A/D変換回 路の構成例を示す図であり、第2図はそのタイミ ングチャートである。

第3図は、本発明によるレンジ切り換え付 A/D 変換回路の構成例を示す図であり、第4図はその

タイミングチャートである。第5四日本代明の第2奥施例を示す回路例、第6回日本代明の第3東施例を示す回路例ごひる。 1・・ A/D 変換回路のアナログ入力端子。

- 2 • 基準抵抗
- 3 • 大規模集積回略入力端子
- 4 · · A/D 変換回路 Ø C O M 端子
- 5 · · 分割抵抗
- 6 · · 分割抵抗接続用端子
- 7 。 入力切換えアナログスイッチ群

ジ専用正積分抵抗20で積分を行ない、逆積分期 間「『s」においては、ダウンレンジと同様のア ナログスイッチ(「B9」)をON状態とし、そ のアナログスイッチに直列接続された、積分抵抗 10で逆積分を行ない、積分回路の利得を制御す る方式としている。

第4図は、第3図に示す本発明の一実施例の動 作を示すタイミングチャートである。

以上の様に、本発明の方式は、第1図のレンジ 切り換えの基準抵抗、レンジ切換えの分割抵抗、 レンジ切換えのアナログスイッチ(「81」。「 s 2 」,「 s 3 」)の代替として、アップレンジ 正積分章用アナログスイッチ(「S8」)と、ア ップレンジ専用正積分抵抗のみを追加したもので あり、この様にするととにより、アナログ入力部 の梅成が非常に簡単であるが故にリーク電流が少 なく、しかも高入力インピダンス高精度のレンジ 切換え機能付のA/D変換回路を構成することがで きる効果を有するものである。

尚、上記説明では、積分抵抗にそれぞれ直列接

8 • • 基準電圧源

9 • • 入力パッフアーアンプ

10 • • 入力 バッファーアンプ 出力 端子

11,25 · · 積分抵抗

12 • • 積分器入力端子

13・・ 積 分 コンデンサー

14 • • 比較器入力端子

15 • • 積分器用演算增幅器

16 • • 比較器用演算增幅器

17 · · 制 御 論 理 回 路

18・・従来の大規模集積回路プロック

19,27,30・・本発明による入力アナログスイ ツヂ群

20 ・ ・ ア ッ ブ レ ン ジ 用 バ ッ フ ア ー ア ン ブ 出 力 端

21,28・・アップレンジ専用正積分抵抗

22 • • 積分器入力端子

23・・本発明による制御論理回路

24,26,29 • • 本発明による大規模集積回路プロック

81・・従来のダウンレンジ用アナログスイツ

s2,s3 ・・従来のアップレンジ用アナログスイ ッチ群

84,86 ・・入力積分用アナログスイッチ

85,87 ・・逆 積 分用 アナログスイッチ

58 ・・アップレンジ正積分専用アナログスイッチ。

89 。・ダウンレンジ積分・アップレンジ逆積 分専用アナログスイッチ

(A) · · 積分波形


(B)・・アナログスイツチの開閉タイミング


以 上


出願人 株式会社諏訪精工舍


代理人 弁理士 最 上











第 6 図